## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-082458

(43) Date of publication of application: 26.04.1986

(51)Int.CI.

H01L 27/10

G11C 11/34

(21) Application number: 59-204403

(71)Applicant:

**TOSHIBA CORP** 

(22)Date of filing:

29.09.1984

(72)Inventor:


SAKUI YASUSHI


## (54) SEMICONDUCTOR MEMORY DEVICE

## (57) Abstract:

PURPOSE: To increase the capacity of a MOS capacitor without increasing a chip size and to microminiaturize a cell and to increase the capacity by composing one electrode of the capacitor of the first layer electrode film formed with a recess and a flat portion, and burying the recess with an insulating film, flattening its.

CONSTITUTION: An element forming region of a substrate 11 is coated with a mask 12, a taper is formed on the Si substrate 11 of a field region 13, etched, ion implanted to form a P+ type layer 14. An SiO2 film 15 is buried in the region 13, an N- type layer 16 is formed on a MOS capacitor forming region, the side wall of the recess of the region 13 is formed in a Hi-C structure, and a depletion layer capacity between the layer 16 and the substrate 11 is increased. Then, the first gate oxide film 17 is formed on an element forming region, the first polycrystalline Si film 18 is accumulated on the overall surface, patterned, the second SiO2 film 19 is buried in the recess of the region 13, and the surface is flattened. Thus, a capacitor is formed on the side wall of the recess of the region 13 to largely increase the capacity.





## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑲日本国特許庁(jP)

印特許出願公開

# <sup>®</sup>公開特許公報(A)

昭61-82458

®int,Cl,⁴

識別記号

庁内整理番号

❸公開 昭和61年(1986)4月26日

H 01 L 27/10 G 11 C 11/34

101

8522-5B

審査請求 未請求 発明の数 1 (全6頁)

9発明の名称 半導体メモリ装置

❷特 顧 昭59-204403

❷出 願 昭59(1984)9月29日

 川崎市幸区小向東芝町 1 番地 株式会社東芝総合研究所内

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江 武彦 外2名

## 明相雪

#### 1. 竞明の名称

半導体メモリ装置

#### 2、特許語求の逆囲

図 前記MOSトランジスタのゲート電響は、第2番電極膜からなり、且つこの第2層電極膜は前記MOSキャパシタ形成及び前記フィールド領域関節の平退化後に形成されていることを特徴とする。

る特許論求の範囲第1項記載の半退体メモリを担。 の 新記フィールド銀域の凹部は、前記室被を2 【ル 加】以上の深さに選択エッチングして形成され、且つこの凹層の底部には0.4 【ル 加】以上の絶徴膜が堆積されていることを特徴とする特許 研求の範囲第1項記載の半導体メモリ経過。

併 前記フィールド質戦の哲師の皮部には、前記 値板と同項電型の不能物質が拡散により形成され ていることを特徴とする特許論求の範囲第 1 項記 載の半週はメモリ装置。

## 3. 発明の詳細な説明

#### (発明の技術分野)

本発明は、半導体メモリ核器に係わり、特に 1 トランジスタ/ 1 キャパシタのセル網道を持つ半端体メモリ装置に関する。

#### (発明の伎種的背景とその問題点)

近年、DーRAMの大容量化は著しく、規定は64kビットの大量生産が行われ、また256kビットの働産が行われようとしている。今後、1Mビット、4Mビットへと発展していくことは

## 特開昭61~82458(2)

受いないことである。

į

i

現在のC-RAMのメモリセルは1トランジ形をタノ1キャバシタの構成が主流であり、この形形の構成が主流であり、の形成が自動したなってあり、を発生を含まるというのであり、などのではない。のようでは、140のでは、1

メモリセルを徴報化しても一定の容量を得るためには、 蓄積容量がキャパシタの地積使原に逆比例し、 絶縁使の誘電率及びキャパシタ面積に比例することから、 次の3つの方法が考えられる。

- ① 姫禄辰厚を帰くする方法
- ② 高無電体機を用いる方法
- ⇒ キャパシタ配荷を広げる方法ここで、4 KピットDーRAM以上のメモリセル

を考えると、第1の方法では絶縁限として難化験を明いる場合その親厚が100 【 入 】以下となり、
帯損性良く前圧の良い線を酵成するのが固定なある。また、第2の方法では、リーク環族ないのが
現在のち、プロセスに通合する絶縁関はないのが
現状である。従って、残る第3の方法、つまりキャパシタ面積を増加させる方法が容易に実現できる可能性があり、
生目されている。

#### (発明の目的)

本発明の負的は、チップサイズを増大させることなくキャバシタ容量を増大することができ、素子の 数 初 仏及び 大容量 化をはかり 得る 半導体 メモリ 装置を提供することにある。

## (発射の釈葉)

本発明の質子は、エッチングによって形成されたフィールド領域の凹部の創堂をもMOSキャバシタの一部として利用することにある。

#### ٥.

#### (発導の別集)

本発明によれば、フィールド領域に魅られた创 節の倒盤にもメモリセルのキャパシタを彫成して いるので、次のような効果が得られる。

第1は、1セル回標当りに占めるキャパシタ面積を増大することにより、それだけ、信号のSNができ、信号のSNができ、信号のの提供のRAMの提供のRAMの提供のRAMの提供のRAMのになる。また、SN比が提くなることが少ったができない。センスをしているのでは、ではないののではなって、製品の少留りののとが明得でき、製品コストの低減をはかり得る。

第2は、ソフトエラーに対する問題を改善できると云うことである。ソフトエラーとは、パッケージや半導体中に微少に含まれている故能性物質から放射されるな様がメモリセルやピット様の拡散圏に侵入することにより、セルのキャパシタに記憶されている内容が反転したり、センスアンブ

## 特開昭61~82458(3)

が無動作することである。本発明では、メモリセルのキャパシタ客量を大きくして歴界電荷量を多くすることが可能であり、ソフトエラーに対する 解性を十分大きくすることができる。

1

:

第3は、キャパシタ容量の増大により、ピット 程容量を大きくできることである。センスアンプ の感度はピット線容量Cs とせん容量Cs との比 Co/Coの望によって大きく左右されるが、 Co/Coの値を従来通りにすると、本発用のメ モリセルではCoが増加した分だけCoを増加す ることができる。これは、即ち1本のピット地に 従来よりも多くのメモリセルを告続できることで 80.1MCyFD-RAMP4MCyFD-RAM等の大容量メモリに本発明のメモリセルは 適していると云える。また、1本のピット降に多 くのメモリセルを接続することにより、センスア ンプ及びデコーダの数を取らすことができる。こ のことは、D-RAMのチップサイズの紹小に奪 与する。チップサイズの銀小は、1枚のウェハか ら取れる製品の数を増加させ、1チップ当りのコ スドを観察させる。また、センスアンプ及びデコーダの数が減少した分を「Cマスクパターンの設計規則を提めることに向けるなら、それだけ製品の歩智り向上に番与する。

#### (登別の支援例)

以下、本発明の詳細を図示の劣施例によって説明する。

第1因乃至第8値は本発明の一変能例に係わる 半導体メモリ装置の製造工程を示す平面組及び断 値段である。まず、第1回(a)に平面図を、第 1回(b)に回図(a)の矢視A-A新面を拡大 して示す如く、P型Si 送板11の素子形成領域

をマスク12で聞い、フィールド領域?3のSi 番板11を2〔µm〕以上の課さでテーパを付け てエッチングする。続いて、同じマスク12を用 いてフィールド領域13にイオン往入を行い、フィールド武転前止のためのP↑層14を形成する。

る。その後、第3図(a)に平周図を、第3図(b)に周図(a)の失説B-B 断菌を示す如く、第1の多結晶Si類18をパターニングする。

次に、第5回(a)に平面図を、第5回(b)に同図(a)の矢視で一で原質を示す動く、第2の多結品S)膜22をパターニングしてセルのトランスファーゲートを形成する。次いで、As等のN型不鈍物拡散を上記ゲートをマスクとして全

## 特開昭61-82458(4)

面に行ってMCSトランジスタのソース・ドレイン領域23を形成する。

たに、第8回(a)に平面回を、第8回(b)に同図(a)の矢視F-F前面を、第8回(c)に回回(a)の矢視G-G断面を示す如く、全面に第4のSiО2 鎖28を堆積し、これにコンタクトホール29を投ける。さらに、ワード箱としてのAg配種買30をセルのトランスファーゲートである第2の多路晶Si膜22と接続するよう


に配設する。最級に、全面に保護與3 1 を被せる ことによって半導体メモリ装置が完成することに なる。

なお、本発明は上述した実施例に限定されるものではなく、その要者を連関しない範囲で、 種々を形して実施することができる。例えば、 的記フィールド領域に形成する機節の混さは、 必要とするキャパシタ容量等の条件に応じて、 適宜定めればよい。また、上記回路の途中まで 双込む 総様の の 原さ等の条件も、 仕様に応じて 適宜可能である。


## 4. 図面の貫単な説明


1 1 … P型S i 具板、 1 2 … マスク、 1 3 … フィールド 町域、 1 4 … P \* 層、 1 5 … 第 1 の S i O 2 線、 1 6 … N \* 層、 1 7 … 第 1 のゲート 酸化酸、 1 8 … 第 1 の多結晶 S i 劇 (第 1 答定機 膜)、 1 9 … 第 2 の S i O 2 膜、 2 0 … 熱酸化酸、 2 1 … 第 2 のゲート 酸化酸、 2 2 ~ 難 2 の 多結晶 齿额人代理人 弁理士 排江武彦


# 特別昭61-82458(5)





क्षा । व्य





















# 特別昭 61-82458 (6)





i

















特許法第17条の2の規定による補正の掲載

昭和 59 年特許願第 204403 号 (特別的 61-82458 号, 昭和 61 年 4 月 26 日発行 公開特許公報 61-825 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 1 (2)

Int. Ct.	識別記号	庁内整理番号	
HO1L 27/198 27/04		C-7514-67 D-8624-5F HOIL 27/10 -325	

## ・ 2. 特許請求の範囲

ı

- (1) 1個のMOSトランジスタ及び1個のMOSキャパシタからなる1ピットメモリセルを半導体基板上に複数偶異数化してなる半導体メモリ 英國において、 南記MOSキャパシタの一方の 電極の一郎はフィールド領域の凹部 が からなり、 はつ上記がは は と 世界の で が 形成された で からなり、 はつ上記がは は 戦で 地込まれ 平均に で いることを特徴とする 半導体メモリ 装置。
- (2) 前記MOSトランジスタのゲート電極は、第2種電極機からなり、且つこの第2層電極機は 間記MOSキャパンタ形成及び前記フィールド領域四部の平坦化後に形成されていることを特徴と する特許違次の範囲第1項記載の半導体メモリ装置。
- (3) 前記フィールド領域の四部は、前記装板を2 「µm」以上の遅さに選択エッチングして影成

平成 ?, y, 3 %行

平成 43.4月0 g

特許庁長官 植 松 一 敏 微

1、事件の表示

特顧昭59-204403号

2. 逆朝の名称

半導体メモリ装置

3. 船正をする者 事件との関係 特許出額人 (307) 株式会社 東芝

4. 代 埋 人

東京基子代田区殿が開3丁目7番2号 〒100 電話 03(3502)3181(大代表)

(5847) 弁理士 羚 江 武 唐儒授师

5. 自免補正

6. 植正の対象

明 韓 害

7、補正の内容

特許請求の範囲を別紙の通り訂正する。

特許 3. 4.10 :

方式 (1)

され、且つこの凹部の底部には 0. 4 (μm]以上の絶縁勝が堆積されていることを特徴とする特許請求の範囲第 1 項記載の平等体メモリ装置。
(4) 前記フィールド前域の凹部の庭館には、前記シィールド前域の凹部の庭館には、前記シィールド前域の凹部の庭館には、前記基板と同場構造の不純物層が拡散により形成さていることを特徴とする特許請求の範囲第 1 項記載の平準体メモリ装置。

出期人代理人 弁理士 给 江 武 彦